Intel dodaje więcej pamięci podręcznej L3 do swoich procesorów Tiger Lake



InstLatX64 has posted a CPU dump of Intel's next-generation 10 nm CPUs codenamed Tiger Lake. With the CPUID of 806C0, this Tiger Lake chip runs at 1000 MHz base and 3400 MHz boost clocks which is lower than the current Ice Lake models, but that is to be expected given that this might be just an engineering sample, meaning that production/consumer revision will have better frequency.

Być może jednym z najciekawszych wyników tego zrzutu jest nowa konfiguracja pamięci podręcznej L3. Do tej pory Intel zwykle umieszczał 2 MB pamięci podręcznej L3 na każdy rdzeń, jednak w przypadku Tiger Lake wydaje się, że planuje się zwiększyć ilość dostępnej pamięci podręcznej. Teraz otrzymamy o 50% więcej pamięci podręcznej L3, co da 3 MB na rdzeń lub łącznie 12 MB dla tego czterordzeniowego układu. Ulepszona pojemność pamięci podręcznej może powodować dodatkowe opóźnienia z powodu dodatkowej odległości, jaką muszą przebyć dane, aby dostać się i wyjść z pamięci podręcznej, ale inżynierowie Intela z pewnością rozwiązali ten problem. Dodatkowo dostępna jest pełna obsługa AVX512, z wyjątkiem avx512_bf, który obsługuje zmiennoprzecinkowe bfloat16 znalezione w Cooper Lake Xeons.
Source: InstLatX64